MII, RMII, GMII, RGMII: параллельные интерфейсы к PHY

Параллельные медиа-независимые интерфейсы соединяют MAC с медным чипом PHY через несколько сантиметров печатной платы — внутри роутеров, малых коммутаторов, точек доступа, промышленных контроллеров и любой встраиваемой платы с RJ45. До клетки трансивера они не доходят, но служат точкой отсчёта для всего, что доходит: SGMII — «сериализованный GMII», XGMII — «GMII на 10G», а PHY внутри медного SFP внутри говорит на одном из них. Здесь — пины, такты и тайминги MII, RMII, GMII и RGMII, проблема задержки RGMII, внутриполосный статус, управление по MDIO и неисправности, характерные для каждого интерфейса.

MII (IEEE 802.3 Clause 22)

До сих пор встречается на микроконтроллерах и FPGA; по числу пинов вытеснен RMII.

RMII (спецификация RMII Consortium v1.2)

Топология опорного такта 50 МГц — классическая ошибка RMII: PHY ждёт внешний такт, а SoC ждёт, что такт даст PHY, — интерфейс мёртв при здоровом светодиоде линка.

GMII (Clause 35)

Сегодня в основном внутричиповый или FPGA-интерфейс; на платах его место занял RGMII.

RGMII (Reduced GMII, спецификация HP/Marvell v1.3 и v2.0)

Проблема задержки

RGMII требует, чтобы такт приходил на приёмник на 1,5–2,0 нс позже фронтов данных (окно установки/удержания). Три способа этого добиться:

Задержка, добавленная дважды (плата и PHY) или не добавленная вовсе, даёт фирменную неисправность RGMII: линк на 1G поднят с ошибками CRC или без трафика, а 100M работает (у 100M период 40 нс, и перекос ему не мешает). Лечится регистром задержки PHY или phy-mode.

Внутриполосный статус

В простое PHY выдаёт линк, скорость и дуплекс на RXD[3:0], чтобы MAC перенастроил делитель такта без чтения MDIO: RXD[0] линк, RXD[2:1] скорость (00 = 10, 01 = 100, 10 = 1000), RXD[3] дуплекс. Часть MAC его игнорирует и полагается на опрос MDIO; несовпадение ожиданий даёт линк, поднятый на PHY и лежащий на MAC.

TBI и RTBI

Ten-Bit Interface: символы 1000BASE-X в коде 8b/10b (10 бит на 125 МГц, RTBI — DDR по 5 бит) между MAC/PCS и внешним SerDes или оптическим PHY. На платах устарел; его последовательный потомок — 1000BASE-X/SGMII (SGMII и последовательный гигабит).

Сравнение

Управление PHY: MDIO/MDC

Для контраста: съёмные модули управляются по I²C, а не MDIO (Двухпроводной интерфейс). Исключение — внутренний PHY медного SFP: во многих конструкциях его регистры MDIO доступны через I²C модуля по вторичному адресу, так вендоры настраивают откат на 10/100 и поведение автосогласования.

Распространённые PHY и их интерфейсы

Неисправности по интерфейсам

В CodingBox

Ничто на этой странице не проходит через EEPROM модуля — кроме медного SFP, чей внутренний PHY (обычно класса 88E1111) сидит за тем же I²C, который читает CodingBox. Когда медный модуль работает на 1G, но не на 10/100, ответ — в конфигурации этого PHY и режиме SGMII/1000BASE-X хоста, а не в байтах идентификации A0h (Медный Ethernet и DAC, SGMII и последовательный гигабит).